创统研发部为了验证环流形成机理，采用Matlab中Simulink建立了仿真电路，主要仿真参数见表1

由下图所示的仿真结果可知，因为脉冲延迟的存在，造成两个功率模块输出电流发生畸变，如图(a)所示，该畸变由图(b)所示环流引起，会造成并联的功率模块发热，影响系统稳定运行，但总输出电流波形如图(c)却没有畸变，环流对总输出无影响。

其次，采用两台250kVA功率模块并联做实际测试，两个功率模块采用同一控制器发出PWM信号，因两台功率模块驱动电路参数不完全相同所造成的两个模块的开关时刻差异很小，限制环流不能超过功率模块额定值的10%，若模块功率为250kVA时，可计算出串联的电抗器为34μH，实验中，对两并联功率模块各相中输出电流有效值I₁、I₂进行了实测，若定义电流有效值不均衡度为：

则可得到表2所示数据，各相并联功率模块输出电流有效值不均流度最大值不超过9.3%，且负载越大，且电流不均衡度越小，达到了实际要求。